Calcolo direttamente nella memoria: perché l’In-Memory Computing può accelerare l’AI e ridurre il consumo energetico
L’intelligenza artificiale viene spesso associata a processori sempre più potenti, ma il processore rappresenta soltanto una parte del problema delle prestazioni. I moderni sistemi di AI spostano continuamente enormi quantità di informazioni tra la memoria e le unità di calcolo, e questo trasferimento richiede tempo ed energia elettrica ancora prima che vengano eseguite operazioni realmente utili. Con la crescita dei modelli, in particolare dei grandi modelli linguistici, il traffico verso la memoria assume un’importanza sempre maggiore. L’In-Memory Computing, spesso abbreviato in IMC, affronta il problema da una prospettiva diversa: invece di trasferire continuamente i dati dalla memoria a un processore separato, alcune operazioni vengono eseguite direttamente nel punto in cui i dati sono memorizzati. Le ricerche pubblicate fino al 2026 mostrano che questa tecnologia sta passando dai piccoli esperimenti di laboratorio ad acceleratori AI più completi. Potrebbe migliorare la velocità di inferenza e l’efficienza energetica nei data center, nei dispositivi mobili, nelle apparecchiature industriali e in altri sistemi, anche se i limiti relativi a precisione, produzione, software e scalabilità indicano che CPU e GPU tradizionali non sono destinate a scomparire.
Perché lo spostamento dei dati è diventato uno dei principali problemi hardware dell’AI
La maggior parte dei computer tradizionali separa la memoria dalle unità di elaborazione. Le informazioni vengono conservate nella memoria, trasferite a una CPU, GPU o a un altro acceleratore quando è necessario eseguire un calcolo e, successivamente, il risultato può essere nuovamente inviato alla memoria. Questa architettura ha funzionato molto bene per decenni perché i processori sono diventati progressivamente più veloci mentre anche i sistemi di memoria continuavano a migliorare. Il problema è che trasferire informazioni all’interno di un chip o tra componenti separati richiede energia. Richiede inoltre tempo. Un processore può teoricamente eseguire un numero enorme di calcoli ogni secondo, ma non può sfruttare pienamente questa capacità se deve attendere continuamente i dati necessari per l’operazione successiva.
L’AI rende questo limite particolarmente evidente perché le reti neurali eseguono ripetutamente calcoli utilizzando grandi insiemi di valori numerici chiamati pesi. Un modello può dover leggere gli stessi pesi molte volte durante l’elaborazione di immagini, voce o testo. I grandi modelli linguistici aumentano ulteriormente la pressione perché possono contenere miliardi di parametri e richiedono una notevole capacità e larghezza di banda della memoria durante l’inferenza. IBM Research ha descritto questo problema in modo particolarmente chiaro in uno studio del 2026 sull’In-Memory Computing analogico per l’inferenza dei modelli linguistici: nei moderni LLM, la capacità della memoria e lo spostamento dei dati possono diventare vincoli più importanti della disponibilità della potenza di calcolo aritmetica. Processori più veloci, quindi, non risolvono automaticamente tutti i problemi di prestazioni.
Il consumo energetico è importante quanto la velocità. Ogni singolo trasferimento può richiedere poca energia, ma gli acceleratori AI ne eseguono quantità enormi. Su scala di data center, il consumo elettrico complessivo influisce sui costi operativi, sulle esigenze di raffreddamento e sulla quantità di capacità di calcolo che può essere installata entro un determinato limite energetico. Nei dispositivi alimentati a batteria, lo stesso problema si manifesta diversamente: un traffico di memoria non necessario può ridurre l’autonomia e generare più calore. Ridurre lo spostamento dei dati è quindi vantaggioso anche quando il processore utilizzato è già efficiente. È proprio questo il problema che l’In-Memory Computing cerca di affrontare.
Cosa cambia quando i calcoli vengono eseguiti all’interno della memoria
L’In-Memory Computing modifica il percorso tradizionale dei dati. Invece di leggere ogni valore memorizzato, inviarlo a un processore separato e successivamente trasferire altrove il risultato, un array di memoria può partecipare direttamente a determinate operazioni. Questo approccio è particolarmente adatto alle operazioni con matrici e vettori, molto frequenti nei carichi di lavoro delle reti neurali. In termini semplici, nell’hardware tradizionale i numeri vengono continuamente prelevati dalla memoria per essere elaborati, mentre in un sistema IMC la disposizione fisica dei valori memorizzati può contribuire direttamente al calcolo. Meno trasferimenti significano una latenza inferiore e, potenzialmente, un consumo elettrico più basso per ogni attività di AI completata.
Non esiste un’unica tipologia di hardware In-Memory Computing. Alcuni sistemi utilizzano la comune memoria statica ad accesso casuale, o SRAM, ed eseguono calcoli digitali vicino o direttamente all’interno delle celle di memoria. Altri impiegano tecnologie non volatili, come la memoria a cambiamento di fase, la RAM resistiva, la memoria flash o la RAM magnetica. Le soluzioni analogiche possono rappresentare i valori utilizzando proprietà fisiche come la conduttanza elettrica, consentendo l’esecuzione parallela di numerose operazioni di moltiplicazione e somma. Le soluzioni digitali generalmente rinunciano a una parte del potenziale massimo di efficienza in cambio di un comportamento numerico più prevedibile. I ricercatori stanno inoltre combinando diversi tipi di memoria affinché differenti parti di un carico di lavoro AI possano utilizzare il metodo più adatto.
Questa distinzione è importante perché l’IMC non deve essere interpretato come un computer completo costruito interamente sulla memoria. Solo determinate operazioni traggono un vantaggio significativo dall’essere trasferite nella memoria. Altre attività richiedono comunque logica digitale tradizionale, compresi il controllo, la preparazione dei dati, le funzioni di attivazione, la comunicazione e le operazioni che necessitano di una precisione numerica superiore. I progetti più efficaci combinano quindi calcolo basato sulla memoria e circuiti di elaborazione convenzionali. L’obiettivo pratico non è eliminare i processori, ma evitare costosi trasferimenti tra processore e memoria per quelle operazioni che possono essere eseguite in modo più efficiente altrove.
Dove l’In-Memory Computing può rendere l’AI più veloce ed efficiente
L’inferenza AI è uno degli ambiti più promettenti per l’In-Memory Computing perché un modello già addestrato applica ripetutamente i pesi memorizzati a nuovi dati di ingresso. Se questi pesi possono rimanere all’interno di un array di memoria capace anche di eseguire le moltiplicazioni e le somme necessarie, il sistema evita di recuperare continuamente le stesse informazioni. Questo può ridurre la latenza e consentire l’esecuzione parallela di numerose operazioni. Il vantaggio potenziale è particolarmente significativo quando un carico di lavoro AI è limitato dalla larghezza di banda della memoria piuttosto che dalla capacità matematica del processore. Il riconoscimento delle immagini, l’elaborazione vocale, l’analisi dei dati dei sensori e alcune parti dell’inferenza dei modelli linguistici contengono operazioni adatte a questo approccio.
L’hardware reale dimostra che non si tratta soltanto di una tecnica teorica per il risparmio energetico. Un chip sperimentale di IBM descritto su Nature utilizzava 35 milioni di dispositivi di memoria a cambiamento di fase distribuiti su 34 unità di calcolo analogico e ha raggiunto, nella configurazione misurata, fino a 12,4 trilioni di operazioni al secondo per watt. I ricercatori hanno dimostrato carichi di lavoro legati al riconoscimento vocale e alla trascrizione, compresa una rete con decine di milioni di pesi distribuiti su più chip. Studi IBM più recenti hanno proseguito verso architetture a 64 core progettate per supportare reti neurali più grandi. Questi esperimenti non significano che un chip di memoria analogico possa semplicemente sostituire una GPU moderna, ma dimostrano che importanti carichi di lavoro delle reti neurali possono essere eseguiti con questo metodo.
Nel 2026 la ricerca ha inoltre ampliato la gamma di tecnologie di memoria utilizzate. Un system-on-chip realizzato con processo a 55 nanometri e descritto in una ricerca pubblicata nello stesso anno utilizzava otto megabit di memoria NOR flash integrata per operazioni compute-in-memory destinate all’AI edge. Il chip ha raggiunto 0,16 TOPS con un consumo di 21,4 milliwatt, corrispondente a 7,48 TOPS per watt, mentre i ricercatori hanno riportato una riduzione di almeno quattro volte della latenza complessiva dell’inferenza rispetto alle configurazioni basate su CPU utilizzate come riferimento. All’ISSCC 2026, un altro acceleratore digitale compute-in-memory prodotto con tecnologia Intel 18A ha dimostrato un’efficienza massima misurata di 147 TOPS per watt in una specifica condizione di test a bassa tensione e con attività di ingresso del 25%. Questi valori mostrano la rapidità dello sviluppo, ma non devono essere interpretati come confronti diretti tra chip progettati e misurati in condizioni differenti.
Perché le reti neurali sono particolarmente adatte a questo approccio
Uno dei motivi principali per cui l’IMC è adatto all’AI è la struttura ripetitiva dei calcoli delle reti neurali. Gran parte dell’elaborazione consiste nel moltiplicare numerosi valori di ingresso per pesi memorizzati e successivamente sommare i risultati. Gli acceleratori tradizionali eseguono già queste operazioni in parallelo, ma necessitano comunque di un flusso costante di pesi e attivazioni provenienti dalla memoria. Un array compute-in-memory può mantenere grandi gruppi di pesi fisicamente vicini all’area in cui avviene il calcolo. In questo modo centinaia o migliaia di operazioni possono essere avviate contemporaneamente, invece di trattare ogni moltiplicazione come un nuovo trasferimento tra memoria e logica di elaborazione.
I grandi modelli linguistici rendono questo vantaggio particolarmente interessante, ma mostrano anche perché la tecnologia non rappresenta una soluzione universale a tutti i limiti dell’AI. Durante la generazione, i pesi del modello devono essere consultati ripetutamente ogni volta che viene prodotto un nuovo token. Alcune fasi dell’inferenza degli LLM dipendono quindi fortemente dalla larghezza di banda della memoria e conservare i pesi nella memoria computazionale potrebbe ridurre una parte considerevole di questo traffico. Tuttavia, i transformer utilizzano anche meccanismi di attenzione, attivazioni intermedie e cache key-value, la cui dimensione può aumentare con l’allungamento di una conversazione o di un documento. Questi dati sono molto più dinamici rispetto ai pesi fissi del modello. Un acceleratore pratico per LLM deve quindi utilizzare memoria convenzionale ad alta velocità e calcolo digitale insieme agli eventuali componenti compute-in-memory.
I benefici più evidenti nelle prime fasi di adozione potrebbero emergere nell’edge AI, dove i limiti energetici e di raffreddamento sono molto più severi rispetto a quelli di un data center. Una telecamera di sicurezza che esegue localmente il riconoscimento degli oggetti, un sensore industriale che identifica comportamenti anomali di un macchinario o un dispositivo indossabile che analizza segnali non necessitano necessariamente della flessibilità di una grande GPU. Devono invece svolgere un insieme definito di operazioni AI rapidamente e con il minor consumo energetico possibile. La memoria non volatile può offrire un ulteriore vantaggio perché i pesi del modello rimangono memorizzati anche quando l’alimentazione viene interrotta. Il dispositivo può quindi attivarsi, elaborare le informazioni e tornare a uno stato a basso consumo senza dover ricaricare ogni volta l’intero modello dalla memoria esterna.
Cosa impedisce ancora all’In-Memory Computing di sostituire l’hardware AI attuale
La principale difficoltà tecnica dell’In-Memory Computing analogico deriva dal fatto che i dispositivi di memoria reali non sono matematicamente perfetti. Rumore elettrico, differenze di produzione tra celle, variazioni nel tempo ed effetti della temperatura possono far sì che il valore fisico memorizzato in un dispositivo si discosti leggermente dal numero previsto. La memoria a cambiamento di fase, ad esempio, può essere soggetta a variazioni della resistenza nel tempo, mentre altre memorie resistive presentano differenti fonti di variabilità. Le reti neurali possono tollerare una certa approssimazione, ma gli errori devono comunque rimanere entro limiti accettabili. Una revisione pubblicata nel 2026 su npj Unconventional Computing ha evidenziato tecniche come l’elaborazione a precisione mista e i metodi di correzione degli errori, capaci di migliorare l’accuratezza ma anche di richiedere circuiti aggiuntivi o ulteriori calcoli.
Esiste inoltre un costo energetico al di fuori dello stesso array di memoria. Un calcolo analogico può essere utilizzato dal software tradizionale soltanto dopo che ingressi e risultati sono stati rappresentati in un formato comprensibile dal resto del chip. I convertitori digitale-analogico e analogico-digitale possono richiedere una quantità significativa di energia e spazio sul silicio. Anche la comunicazione tra diversi array di memoria può ridurre il vantaggio ottenuto all’interno di una singola unità. Per questo motivo, valori molto elevati misurati in laboratorio su un piccolo blocco compute-in-memory non possono essere automaticamente confrontati con l’efficienza di una GPU completa o di un intero acceleratore AI. Precisione, tipo di carico di lavoro, capacità della memoria, attività degli ingressi, area del chip e componenti inclusi nella misurazione influenzano tutti i valori TOPS per watt dichiarati.
Le soluzioni digitali compute-in-memory evitano alcuni problemi di precisione delle architetture analogiche mantenendo i calcoli nel tradizionale formato binario. Una ricerca pubblicata su Nature Electronics nel 2025 ha dimostrato un modulo digitale compute-in-memory spintronico basato su memoria magnetica, capace di supportare diversi livelli di precisione numerica e di ottenere nei carichi di lavoro testati una precisione di inferenza equivalente a quella del software. In base alla precisione e alle condizioni operative, l’efficienza dichiarata variava da 7,02 a 112,3 TOPS per watt. L’ampiezza stessa di questo intervallo dimostra un aspetto importante: l’efficienza energetica non è una caratteristica fissa di un’architettura. Aumentare la precisione, gestire carichi di lavoro differenti o passare da un piccolo modulo di memoria a un sistema completo modifica sensibilmente il risultato.
Come potrebbe avvenire realisticamente l’adozione dopo il 2026
Il futuro più realistico è quindi quello del calcolo eterogeneo, in cui diversi tipi di hardware lavorano insieme invece di essere sostituiti da un’unica soluzione. Le CPU sono particolarmente adatte al controllo generale e alle attività irregolari. Le GPU e gli acceleratori digitali dedicati offrono programmabilità, software maturo e prestazioni elevate su numerosi carichi di lavoro AI. I blocchi compute-in-memory possono essere aggiunti per le operazioni in cui spostare continuamente i pesi risulta particolarmente inefficiente. I processori sperimentali seguono già questo principio combinando array di memoria analogici o digitali con logica convenzionale. Il sistema può quindi assegnare ogni parte della rete neurale al tipo di hardware che la gestisce con maggiore efficienza.
I dispositivi edge potrebbero adottare queste tecnologie in modo diverso rispetto ai grandi data center. In un dispositivo compatto, la priorità può essere un consumo di pochi milliwatt, una risposta immediata e la possibilità di mantenere localmente un modello di dimensioni contenute. La dimostrazione basata su memoria NOR flash del 2026 mostra come il compute-in-memory possa essere integrato con circuiti di supporto e software per questo tipo di utilizzo. I data center devono affrontare un problema più complesso perché i modelli più grandi richiedono enormi capacità di memoria, sistemi di rete sofisticati e frequenti modifiche del software. In questo contesto, è più probabile che l’IMC venga inizialmente utilizzato come acceleratore specializzato o come componente incentrato sulla memoria accanto ai processori AI esistenti, piuttosto che come sostituto autonomo dell’hardware server attuale.
Nel 2026 l’In-Memory Computing ha raggiunto un livello di sviluppo sufficiente per offrire una risposta credibile a una delle inefficienze fondamentali dell’hardware AI: lo spostamento di enormi quantità di dati soltanto per consentire l’esecuzione dei calcoli in un’altra parte del sistema. Chip sperimentali basati su memoria a cambiamento di fase, SRAM, memoria magnetica, memristori e flash hanno dimostrato che operazioni utili delle reti neurali possono essere eseguite più vicino ai dati memorizzati, ottenendo in determinate condizioni notevoli miglioramenti dell’efficienza energetica. Restano tuttavia problemi importanti: precisione, convertitori, capacità di memoria, compatibilità software, uniformità produttiva e comunicazione a livello di sistema influenzano tutti le prestazioni reali. Il principale vantaggio dell’IMC, quindi, non consiste nella possibilità che la memoria sostituisca il processore, ma nel fatto che il futuro hardware AI potrebbe consumare molta meno energia scegliendo con maggiore attenzione dove eseguire ciascun calcolo.
